Memory mode, cache e MMU

Bernardo Farias Schmidt
João Vitor Maia
Paloma Cione
Thiago Martendal Salvador
Renan Rocha Souto dos Santos
Leonardo Vieira Nunes

Sumário

- Conceitos iniciais
- Memory mode do RISC-V
- MMU no RISC-V
- Cache no RISC-V

Recapitulação sobre memória virtual


Problemas que o uso de memória virtual visa resolver

- Memória RAM insuficiente
- Armazenamento não contíguo
- Espaço de endereçamento do programa

Modos de privilégio

- User mode
- Supervisor mode *
- Machine mode

Modos de privilégio: mstatus



MXLEN-1	MXLEN-2 … 36	35 34	33 32	31 … 23	22	21	20	19	18	17
SD	**WPRI**	SXL[1:0]	UXL[1:0]	**WPRI**	TSR	TW	TVM	MXR	SUM	MPRV
1	MXLEN-37	2	2	9	1	1	1	1	1	1

16 15	14 13	12 11	10 9	8	7	6	5	4	3	2	1	0
XS[1:0]	FS[1:0]	MPP[1:0]	**WPRI**	SPP	MPIE	**WPRI**	SPIE	UPIE	MIE	**WPRI**	SIE	UIE
2	2	2	2	1	1	1	1	1	1	1	1	1

Figure 3.7: Machine-mode status register (`mstatus`) for RV64.

Modos de privilégio: Entrando no modo Supervisor

Nível	Codificação	Nome	Abreviação
0	00	*User/Application*	U
1	01	*Supervisor*	S
2	10	*Reserved*	
3	11	*Machine*	M

```
li      t0, (1 << 11)

csrw    mstatus, t0
```

Memory Modes do RISC-V

Bare

Sv32

Sv39

Sv48


Sv57

Sv64

Memory Modes do RISC-V: Especificações existentes



Sv39: SATP - Supervisor Address Translation and Protection Register



PPN — Physical Page Number - Endereço Raíz da Page Table


MODE — Seleção do Esquema de Tradução de Endereço - Sv39

ASID — Address Space Identifier

Memory Modes do RISC-V: Implementações na SiFiveU




Sv39 SATP: Valores de MODE para RV64



Valor	Nome	Descrição
0	Bare	Sem tradução ou proteção
1-7	—	Reservado
8	Sv39	Endereçamento virtual de 39 bits
9	Sv48	Endereçamento virtual de 48 bits
10	Sv57	Reservado para endereçamento virtual de 57 bits
11	Sv64	Reservado para endereçamento virtual de 64 bits
12-15	—	Reservado

Sv39 SATP: Valores de MODE para RV64




Valor	Nome	Descrição
0	Bare	Sem tradução ou proteção
1-7	—	Reservado
8	Sv39	Endereçamento virtual de 39 bits
9	Sv48	Endereçamento virtual de 48 bits
10	Sv57	Reservado para endereçamento virtual de 57 bits
11	Sv64	Reservado para endereçamento virtual de 64 bits
12-15	—	Reservado

```
li    t0, (8 << 60)

csrw  satp, t0
```

Sv39 SATP: Valores de MODE para RV64




```
.equ    HEAP_START 0x80000000

li      t0, (8 << 60) | HEAP_START


csrw    satp, t0

sfence.vma zero, zero // flushes tlb
```




SATP


Sv39: padrões de bits importantes



Modelo do endereço virtual




Modelo do endereço físico




Modelo de entrada da tabela de páginas

Sv39: Page Table Entry (PTE)




The RSW field is reserved for use by supervisor software.

Sv39 PTE: Bit V




If it is 0, all other bits in the PTE are don't-cares and may be used freely by software. -> Ou seja, verificar sempre primeiro o V (bit 0)

Sv39 PTE: codificação de bits de permissão



X	W	R	Significado
0	0	0	Ponteiro pro próximo nível
0	0	1	Read-only
0	1	0	Reservado
0	1	1	Read-write
1	0	0	Execute-only
1	0	1	Read-execute
1	1	0	Reservado
1	1	1	Read-write-execute


Sv39 PTE: codificação de bits de permissão



X	W	R	Significado
0	0	0	Ponteiro pro próximo nível
0	0	1	Read-only
0	1	0	Reservado
0	1	1	Read-write
1	0	0	Execute-only
1	0	1	Read-execute
1	1	0	Reservado
1	1	1	Read-write-execute

"Writable pages must also be marked readable; the contrary combinations are reserved for future use." - RISC-V Privileged Specification chapter 4.3.1


Sv39 PTE: Bit U



Indica que a página é acessível para o modo usuário. Software em U-mode pode acessar apenas páginas com U=1

Se o bit SUM de *sstatus* software em modo Supervisor também pode acessar páginas com U=1, mas não executá-las

Sv39 PTE: Bits A e D



A

A página virtual foi: lida, escrita, ou buscada para a execução (*fetched*) desde a última vez que o bit foi limpo

D

A página virtual foi escrita desde a última vez que o bit foi limpo

"Note that the U54 does not automatically set the Accessed (A) and Dirty (D) bits in a Sv39 Page Table Entry (PTE). Instead, the U54 MMU will raise a page fault exception for a read to a page with PTE.A=0 or a write to a page with PTE.D=0."

Sv39: Processo de tradução




Figure 3.2: RISC-V address translation details.

Cada um dos esquemas precisa estar virtualmente e fisicamente alinhados de acordo com seu tamanho. Uma exceção de *page-fault* irá ocorrer caso o endereço físico esteja insuficientemente alinhado. *PTE.PPN[level - 1 : 0] == 0*

PPN[2:level] apenas é utilizado para tradução, ou seja, caso seja encontrado uma “folha” no nível mais alto, então apenas PPN[2] será traduzido e VPN[1] -> PPN[1]; VPN[0] -> PPN[0]

Esse esquema que permite página de 4 KiB, 2 MiB (*megapages*) ou 1 GiB (*gigapages*)

Sv39: Page Faults

Interrupt	Exception Code	Description
1	0	User software interrupt
1	1	Supervisor software interrupt
1	2–3	*Reserved for future standard use*
1	4	User timer interrupt
1	5	Supervisor timer interrupt
1	6–7	*Reserved for future standard use*
1	8	User external interrupt
1	9	Supervisor external interrupt
1	10–15	*Reserved for future standard use*
1	≥16	*Reserved for platform use*
0	0	Instruction address misaligned
0	1	Instruction access fault
0	2	Illegal instruction
0	3	Breakpoint
0	4	Load address misaligned
0	5	Load access fault
0	6	Store/AMO address misaligned
0	7	Store/AMO access fault
0	8	Environment call from U-mode
0	9	Environment call from S-mode
0	10–11	*Reserved for future standard use*
0	12	Instruction page fault
0	13	Load page fault
0	14	*Reserved for future standard use*
0	15	Store/AMO page fault
0	16–23	*Reserved for future standard use*
0	24–31	*Reserved for custom use*
0	32–47	*Reserved for future standard use*
0	48–63	*Reserved for custom use*
0	≥64	*Reserved for future standard use*

Table 4.2: Supervisor cause register (`scause`) values after trap. Synchronous exception priorities are given by Table 3.7.




Figure 4.9: Supervisor Cause register `scause`.

12: Instruction page fault (fetch)
13: Load page fault (read)
15: Store page fault (write)


SiFiveU Memory Map

Base	Top	Attr.	Description	Notes
0x0000_0000	0x0000_00FF		Reserved	Debug Address Space
0x0000_0100	0x0000_0FFF	RWX A	Debug	
0x0000_1000	0x0000_1FFF	R X	Mode Select	On-Chip Peripherals
0x0000_2000	0x0000_FFFF		Reserved	
0x0001_0000	0x0001_7FFF	R X	Mask ROM (32 KiB)	
0x0001_8000	0x00FF_FFFF		Reserved	
0x0100_0000	0x0100_1FFF	RWX A	E51 DTIM (8 KiB)	
0x0100_2000	0x017F_FFFF		Reserved	
0x0180_0000	0x0180_1FFF	RWX A	E51 Hart 0 ITIM (8 KiB)	
0x0180_2000	0x0180_7FFF		Reserved	
0x0180_8000	0x0180_EFFF	RWX A	U54 Hart 1 ITIM (28 KiB)	
0x0180_F000	0x0180_FFFF		Reserved	
0x0181_0000	0x0181_6FFF	RWX A	U54 Hart 2 ITIM (28 KiB)	
0x0181_7000	0x0181_7FFF		Reserved	
0x0181_8000	0x0181_EFFF	RWX A	U54 Hart 3 ITIM (28 KiB)	
0x0181_F000	0x0181_FFFF		Reserved	
0x0182_0000	0x0182_6FFF	RWX A	U54 Hart 4 ITIM (28 KiB)	
0x0182_7000	0x01FF_FFFF		Reserved	
0x0200_0000	0x0200_FFFF	RW A	CLINT	
0x0201_0000	0x0201_0FFF	RW A	Cache Controller	
0x0201_1000	0x0201_FFFF		Reserved	
0x0202_0000	0x0202_0FFF	RW A	MSI	
0x0202_1000	0x02FF_FFFF		Reserved	
0x0300_0000	0x030F_FFFF	RW A	DMA Controller	
0x0310_0000	0x07FF_FFFF		Reserved	
0x0800_0000	0x09FF_FFFF	RWX A	L2 LIM (32 MiB)	
0x0A00_0000	0x0BFF_FFFF	RWXCA	L2 Zero device	
0x0C00_0000	0x0FFF_FFFF	RW A	PLIC	
0x1000_0000	0x1000_0FFF	RW A	PRCI	
0x1000_1000	0x1000_FFFF		Reserved	
0x1001_0000	0x1001_0FFF	RW A	UART 0	
0x1001_1000	0x1001_1FFF	RW A	UART 1	
0x1001_2000	0x1001_FFFF		Reserved	
0x1002_0000	0x1002_0FFF	RW A	PWM 0	
0x1002_1000	0x1002_1FFF	RW A	PWM 1	

Table 6: FU540-C000 Memory Map. Memory Attributes: **R** - Read, **W** - Write, **X** - Execute, **C** -

Base	Top	Attr.	Description	Notes
0x1002_2000	0x1002_FFFF		Reserved	
0x1003_0000	0x1003_0FFF	RW A	I2C	
0x1003_1000	0x1003_FFFF		Reserved	
0x1004_0000	0x1004_0FFF	RW A	QSPI 0	
0x1004_1000	0x1004_1FFF	RW A	QSPI 1	
0x1004_2000	0x1004_FFFF		Reserved	
0x1005_0000	0x1005_0FFF	RW A	QSPI 2	
0x1005_1000	0x1005_FFFF		Reserved	
0x1006_0000	0x1006_0FFF	RW A	GPIO	
0x1006_1000	0x1006_FFFF		Reserved	
0x1007_0000	0x1007_0FFF	RW A	OTP	
0x1007_1000	0x1007_FFFF		Reserved	
0x1008_0000	0x1008_0FFF	RW A	Pin Control	
0x1008_1000	0x1008_FFFF		Reserved	
0x1009_0000	0x1009_1FFF	RW A	Ethernet MAC	
0x1009_2000	0x1009_FFFF		Reserved	
0x100A_0000	0x100A_0FFF	RW A	Ethernet Management	
0x100A_1000	0x100A_FFFF		Reserved	
0x100B_0000	0x100B_3FFF	RW A	DDR Control	
0x100B_4000	0x100B_FFFF		Reserved	
0x100C_0000	0x100C_3FFF	RW A	DDR Management	
0x100C_4000	0x17FF_FFFF		Reserved	
0x1800_0000	0x1FFF_FFFF	RW CA	Error Device	
0x2000_0000	0x2FFF_FFFF	R X A	QSPI 0 Flash (256 MiB)	Off-Chip Non-Volatile Memory
0x3000_0000	0x3FFF_FFFF	R X A	QSPI 1 Flash (256 MiB)	
0x4000_0000	0x5FFF_FFFF	RWX A	ChipLink (512 MiB)	ChipLink
0x6000_0000	0x7FFF_FFFF	RWXCA	ChipLink (512 MiB)	
0x8000_0000	0x1F_FFFF_FFFF	RWX A	DDR Memory (126 GiB)	Off-Chip Volatile Memory
0x20_0000_0000	0x2F_FFFF_FFFF	RWX A	ChipLink (64 GiB)	ChipLink
0x30_0000_0000	0x3F_FFFF_FFFF	RWXCA	ChipLink (64 GiB)	

Table 6: FU540-C000 Memory Map. Memory Attributes: **R** - Read, **W** - Write, **X** - Execute, **C** - Cacheable, **A** - Atomics



Código de inicialização da MMU: start

Em entry.S

```
...
_entry:
    call start
...
```



```
 5 typedef unsigned long uint64;
 6
 7 #define MPP_MASK (3L << 11)
 8 #define MPP_SUPERVISOR_MODE (1L << 11)
 9
10 void
11 start()
12 {
13   // Set M Previous Privilege mode to Supervisor, for mret.
14   unsigned long x = r_mstatus();
15   x &= ~MSTATUS_MPP_MASK;
16   x |= MSTATUS_MPP_S;
17   w_mstatus(x);
18
19   // Set M Exception Program Counter to main, for mret.
20   w_mepc((uint64)main);
21
22   // Disable paging for now.
23   w_satp(0);
24
25   // Switch to supervisor mode and jump to main().
26   asm volatile("mret");
27 }
```

Código de inicialização da MMU: main

```
 3 #define SATP_SV39 (8L << 60)
 4 #define MAKE_SATP(initaddr) (SATP_SV39 | (((uint64)initaddr) >> 12))
 5
 6 void turn_on_virtual_memory();
 7
 8 void
 9 main()
10 {
11   turn_on_virtual_memory();
12 }
13
14 void
15 turn_on_virtual_memory()
16 {
17   w_satp(MAKE_SATP(HEAP_START));
18   sfence_vma();
19 }
```

Código de inicialização da MMU: utilitários

```
1  static inline uint64
2  r_mstatus()
3  {
4    uint64 x;
5    asm volatile("csrr %0, mstatus" : "=r" (x) );
6    return x;
7  }
8
9  static inline void
10 w_mstatus(uint64 x)
11 {
12   asm volatile("csrw mstatus, %0" : : "r" (x));
13 }
14
15 w_mepc(uint64 x)
16 {
17   asm volatile("csrw mepc, %0" : : "r" (x));
18 }
19
20 static inline void
21 w_satp(uint64 x)
22 {
23   asm volatile("csrw satp, %0" : : "r" (x));
24 }
25
26 // Flush the TLB. Use when writting values to SATP
27 static inline void
28 sfence_vma()
29 {
30   // The zero, zero means flush all TLB entries.
31   asm volatile("sfence.vma zero, zero");
32 }
```

Funções para leituras e escritas em registradores.

Considerações finais

SATP

SATP é o registrador que coordena o esquema de memória virtual. É nele que definimos o endereço base da nossa Tabela de Páginas raíz e escolhemos o modo/esquema de tradução de endereço (Bare/Sv39)

Sv39


A SoC SiFiveU possui dois esquemas de paginação, sendo o mais importante o Sv39. Esse esquema mapeia endereços virtuais de 39 bits para 54 bits, através de uma tabela de páginas com 3 níveis, permitindo páginas de 4KiB, 2MiB e 1GiB.

Cache

- Representa o nível da hierarquia de memória entre o processador e a memória principal que se beneficia da localidade espacial e temporal para armazenar dados mais utilizados pelo processador.

Associação na cache

- Um cache n-associativa consiste em um número de conjuntos, cada um dos quais consiste em “n” blocos. Cada bloco da memória mapeia para um conjunto único na cache fornecida pelo campo de índice onde um bloco pode ser colocado em qualquer elemento desse conjunto.



Modelo de memória

- Na ISA base do RISC-V a thread do hardware (hart) observa suas próprias operações de memória como se elas executassem sequencialmente na ordem do programa.
- RISC-V possui um modelo *relaxado* entre os harts, exigindo uma instrução FENCE explícita para garantir a ordenação entre operações de memória de diferentes harts RISC-V.
- Em geral, FENCE é usada para ordenar acessos à memória e E/S do dispositivo conforme outros harts RISC-V.

Initial condition on both harts: s0 == address x; s1 == address y.
Initial conditions in memory: all locations initialized to 0

Hart 0	Hart 1
li t1, 1	loop:
sw t1, 0(s0)	lw a0, 0(s1)
fence w,w	beqz a0, loop
sw t1, 0(s1)	fence r,r
	lw a1, 0(s0)


Final output: what are the possible final values of a0 and a1 on hart 1?

Only possible outcome is a0 == a1 == 1

Cache no RISC-V

- Cores U54, cache L1 de instruções e cache L1 de dados
  - 4 cores
- Monitor E51, cache L1 de instruções
- Cache L2 compartilhada

Caches L1



- E51 Core 0

    1. L1 I$: Cache de Instruções
    2. RV64IMAC: Extensão do RISC-V Multiply, Atomic, and Compressed

- U54 Core 1-4

    1. L1 I$: Cache de Instruções
    2. RV64GC: Extensão padrão Multiply, Single-Precision Floating Point, Double-Precision Floating Point, Atomic e Compressed RISC-V
    3. L1 D$: Cache de Dados

Cache de Instruções L1

- Consiste em:
    1. 8-way set-associative de 32 KiB para os cores U54
    2. 8-way set-associative de 16 KiB para o core E51
- Possui latência de acesso de um ciclo de clock nos blocos no sistema de memória de instruções.
- A cache não é mantida coerente com o resto do sistema de memória da plataforma.
- A escrita na memória de instruções deve ser sincronizada com o fluxo de busca de instruções executando uma instrução FENCE.I.
- Ao tentar executar uma instrução de um endereço não executável resulta em uma exceção síncrona.

Cache de Dados L1

- Existe somente nos cores U54
- É 8-way set-associative de 32 KiB
- Opera sob a política de write-back (escreve os dados diretamente na cache)
- A latência de acesso:
    1. Dois ciclos de clock para words e double words
    2. Três ciclos de clock para quantidades menores

Cache de Dados L1

- Acessos desalinhados:
    1. Não são suportados em hardware
    2. Resultam em uma exceção para suportar a emulação de software
- As caches de dados são mantidas coerentes com um gerenciador de coerência de cache baseado em diretório, que reside no cache L2 externo.

Cache de Dados L1 - Instruction Tightly Integrated Memory (ITIM)

O ITIM fornece entrega de instruções previsíveis e de alto desempenho.

Buscar uma instrução do ITIM é tão rápido quanto um acerto na cache de instruções, sem a possibilidade de uma falta de cache.

O ITIM pode armazenar dados e instruções, embora carregue e armazene de um núcleo para outro.

O ITIM não é tão eficiente quanto as DTIMs. As solicitações de memória de um núcleo para o ITIM de qualquer outro núcleo não são tão eficientes quanto a memória de um núcleo para seu próprio ITIM.

Cache de Dados L1 - Instruction Tightly Integrated Memory (ITIM)

A cache de instruções pode ser parcialmente reconfigurada em ITIM tanto no core E51 quanto nos cores U52, que ocupa um intervalo de endereços fixo no mapa de memória de tamanho de 8 KiB.

Exceto para 1 em unidades de linhas de cache (64 bytes, 1 way), a cache de instruções deve permanecer como cache de instrução.

Cache de Dados L1 - Data Tightly Integrated Memory (DTIM)

A DTIM é apenas aplicável no core E51 e representa todo o sistema de memória de dados, possuindo a capacidade de 8 KiB.

A latência de acesso de um núcleo para o seu próprio DTIM é dois ciclos de clock para palavras completas e três ciclos de clock para quantidades menores.

Solicitações de um núcleo de memória para DTIM de qualquer outro núcleo não são tão eficientes quanto solicitações de memória de um núcleo para seu próprio DTIM.

Acessos desalinhados não são suportados em hardware e resultam em trap para permitir a emulação de software.


Controlador de cache L2

- É usado para fornecer acesso a cópias rápidas de memória para mestres em um Core Complex


- Permite que suas SRAMs atuem como memória endereçada diretamente no espaço de endereço do Core Complex ou como um cache

Controlador de cache L2

- Atua como gerenciador de coerência baseado em diretório




Controlador de cache L2



L2 Cache 2 MiB 16-way coherent L2 cache.

Habilitar ou desabilitar blocos

- Registrador **WayEnable**
- Uma vez que um *way* de cache é habilitado, ele não pode ser desabilitado
- Valor mínimo 1




Registrador WayEnable

WayEnable: The index of the largest way which has been enabled. May only be increased. (`WayEnable`)				
Register Offset		`0x8`		
Bits	**Field Name**	**Attr.**	**Rst.**	**Description**
[7:0]	`WayEnable`	`RW`	`0x0`	The index of the largest way which has been enabled. May only be increased.
[31:8]	Reserved			

L2 Loosely Integrated Memory (L2-LIM)

- Usado quando os *ways* de cache estão desabilitados
- À medida que os ways de cache L2 são habilitados, o tamanho do espaço de endereço L2-LIM diminui
- Busca de instruções ou de dados fornece um comportamento determinístico equivalente a um hit na cache L2
- Sem possibilidade de fault na cache

Mapeamento L2 e L2-LIM



L2 de maior valor é mapeado para o espaço de endereço L2-LIM mais baixo

O menor (way 0) ocupa o intervalo de endereço L2-LIM mais alto

Controle de alocação

- Registrador **WayMaskX**
- Os registradores WayMaskX afetam apenas as alocações, mas as leituras ainda podem ocorrer de maneiras mascaradas
- Possibilidade de bloquear formas de cache específicas

Registrador WayMaskX

WayMask0: Master 0 way mask register (WayMask0)				
Register Offset		0x800		
Bits	**Field Name**	**Attr.**	**Rst.**	**Description**
0	WayMask0[0]	RW	0x1	Enable way 0 for Master 0
1	WayMask0[1]	RW	0x1	Enable way 1 for Master 0
2	WayMask0[2]	RW	0x1	Enable way 2 for Master 0
3	WayMask0[3]	RW	0x1	Enable way 3 for Master 0
4	WayMask0[4]	RW	0x1	Enable way 4 for Master 0
5	WayMask0[5]	RW	0x1	Enable way 5 for Master 0
6	WayMask0[6]	RW	0x1	Enable way 6 for Master 0
7	WayMask0[7]	RW	0x1	Enable way 7 for Master 0
8	WayMask0[8]	RW	0x1	Enable way 8 for Master 0
9	WayMask0[9]	RW	0x1	Enable way 9 for Master 0
10	WayMask0[10]	RW	0x1	Enable way 10 for Master 0
11	WayMask0[11]	RW	0x1	Enable way 11 for Master 0
12	WayMask0[12]	RW	0x1	Enable way 12 for Master 0
13	WayMask0[13]	RW	0x1	Enable way 13 for Master 0
14	WayMask0[14]	RW	0x1	Enable way 14 for Master 0
15	WayMask0[15]	RW	0x1	Enable way 15 for Master 0
[63:16]	Reserved			

Registrador WayMaskX

Master ID	Description
0	Core 0 DCache MMIO
1	Core 0 ICache
2	Core 1 DCache
3	Core 1 ICache
4	Core 2 DCache
5	Core 2 ICache
6	Core 3 DCache
7	Core 3 ICache
8	Core 4 DCache
9	Core 4 ICache
10	DMA
11	Chiplink Domain #1-7 Prefetch
12	ChipLink Domain #0
13	ChipLink Domain #1
14	ChipLink Domain #2
15	ChipLink Domain #3
16	ChipLink Domain #4
17	ChipLink Domain #5
18	ChipLink Domain #6
19	ChipLink Domain #7
20	GEMGXL ID#0

L2 scratchpad

- O controlador de cache L2 possui uma região de endereço de scratchpad dedicada
- Faixa de endereço identificada no mapa de memória como **L2 Zero device**

Configuração do controlador de cache L2 - Registrador config

Config: Information about the Cache Configuration (Config)				
Register Offset		0x0		
Bits	**Field Name**	**Attr.**	**Rst.**	**Description**
[7:0]	Banks	RO	0x4	Number of banks in the cache
[15:8]	Ways	RO	0x10	Number of ways per bank
[23:16]	lgSets	RO	0x9	Base-2 logarithm of the sets per bank
[31:24]	lgBlockBytes	RO	0x6	Base-2 logarithm of the bytes per cache block

Controlador de cache L2: Tabela de registradores

Offset	Nome	Descrição
0x000	config	Informação da configuração.
0x008	WayEnable	O índice do maior caminho a ser habilitado.
0x200	Flush64	Flush de dados de 64 bits.
0x240	Flush32	Flush de dados de 32 bits.
0x800..0x8A0	WayMaskX	Definir a quantidade para alocar.

Endereços base para o controlador de cache L2, L2-LIM e L2 Zero (scratchpad)

0x0201_0000	0x0201_0FFF	RW A	Cache Controller
0x0800_0000	0x09FF_FFFF	RWX A	L2 LIM (32 MiB)
0x0A00_0000	0x0BFF_FFFF	RWXCA	L2 Zero device

qemu-system-riscv64 -machine sifive_u -cpu rv64:

```
address-space: memory
  0000000000000000-ffffffffffffffff (prio 0, i/o): system
    0000000000001000-000000000000ffff (prio 0, rom): riscv.sifive.u.mrom
    0000000002000000-0000000002003fff (prio 0, i/o): riscv.aclint.swi
    0000000002004000-000000000200bfff (prio 0, i/o): riscv.aclint.mtimer
    0000000002010000-0000000002010fff (prio -1000, i/o): riscv.sifive.u.l2cc
```

Endereços base para DTIM e ITIMs

0x0100_0000	0x0100_1FFF	RWX A	E51 DTIM (8 KiB)
0x0180_0000	0x0180_1FFF	RWX A	E51 Hart 0 ITIM (8 KiB)
0x0180_8000	0x0180_EFFF	RWX A	U54 Hart 1 ITIM (28 KiB)
0x0181_0000	0x0181_6FFF	RWX A	U54 Hart 2 ITIM (28 KiB)
0x0181_8000	0x0181_EFFF	RWX A	U54 Hart 3 ITIM (28 KiB)
0x0182_0000	0x0182_6FFF	RWX A	U54 Hart 4 ITIM (28 KiB)

Código de inicialização da cache

0x0201_0000	0x0201_0FFF	RW A	Cache Controller

```
1  .equ CACHE_BASE,   0x02010000
2  .equ CACHE_INIT,   0x06091004 // 00000110 00001001 00010000 00000100
3  .equ CACHE_config, 0x0
4  .equ CACHE_wayenable, 0x8
5  .equ CACHE_wayenable_init, 0x10    // 16 ways
6
7  li t0, CACHE_BASE
8
9  li t1, CACHE_INIT
10 sw t1, CACHE_config(t0)
11
12 li t1, CACHE_wayenable_init
13 sw t1, CACHE_wayenable(t0)
```

Referências

RVWMO:

https://www.youtube.com/watch?v=QkbWgCSAEoo

https://www.youtube.com/watch?v=XN_tevoB8U0

RISC-V:

https://riscv.org/technical/specifications/

https://osblog.stephenmarz.com/ch3.2.html

https://static.dev.sifive.com/FU540-C000-v1.0.pdf